设为首页 - 加入收藏 - 网站地图 我爱嵌入式(www.52embed.com),专注嵌入式开发技术!
当前位置:主页 > 电磁兼容 > 正文

电磁兼容中电容的旁路及去耦合作用

时间:2015-06-06 21:37 来源:网络 作者:网络 阅读:
电磁兼容中电容C的旁路及去耦合 BYPASSING AND DECOUPLING
Bypassing及decoupling是防止RF能量由一电路转移至另一电路的手段,与之相关的有三种电路区域:power及ground planes,零件,内部电源连接。

从元件或电缆中转移出不想要的共模RF能量。这主要是通过产生AC旁路消除无意的能量进入敏感的部分,另外还可以提供基带滤波功能(带宽受限)。 

好的高频去耦电容可以去除高到1GHZ的高频成份。陶瓷片电容或多层陶瓷电容的高频特性较好。设计印刷线路板时,每个集成电路的电源,地之间都要加一个去耦电容。去耦电容有两个作用:一方面是本集成电路的蓄能电容,提供和吸收该集成电路开门关门瞬间的充放电能;另一方面旁路掉该器件的高频噪声。数字电路中典型的去耦电容为0.1uf的去耦电容有5nH分布电感,它的并行共振频率大约在7MHz左右,也就是说对于10MHz以下的噪声有较好的去耦作用,对40MHz以上的噪声几乎不起作用。1uf,10uf电容,并行共振频率在20MHz以上,去除高频率噪声的效果要好一些。在电源进入印刷板的地方和一个1uf或10uf的去高频电容往往是有利的,即使是用电池供电的系统也需要这种电容。

每10片左右的集成电路要加一片充放电电容,或称为蓄放电容,电容大小可选10uf。最好不用电解电容,电解电容是两层溥膜卷起来的,这种卷起来的结构在高频时表现为电感,最好使用胆电容或聚碳酸酝电容。

去耦电容值的选取并不严格,可按C=1/f计算;即10MHz取0.1uf,对微控制器构成的系统,取0.1~0.01uf之间都可以。

一、典型应用
1.谐振 (共振) Resonance
2.电容器这物理特性
3.电容器数值之选择
4.并联电容器 
5.电源及接地平面电容
6.电容器之接脚长度电感
7.零件放置 Placement

共振是发生在当电感向量及电容向量之相位差为零时,也就是说此时电路对AC电压是纯电阻性,有三种常见之谐振:
1.串联谐振
2.并联谐振
3.并联C,串联L谐振
 

RCL等效电路


串联谐振
当一串联RLC电路在谐振点时
阻抗最低
阻抗等于电阻
相位差(Phase angle difference)为零
电流最大
功率(power)最大
 

并联谐振
当一并联RLC电路在谐振点时
阻抗最大
阻抗等于电阻
相位差(Phase angle difference)为零
电流最小
功率(power)最小
 

并联C,串联L谐振
实际的谐振电路一般会包括一电感与一电容并联,因电感会具有一些电阻。


二、电容器之物理特性
当逻辑元件转态时,去耦合电容应能供应其所需要的电流
 

当选择旁路及去耦合电容时,根据使用的clock速度及逻辑族来计算相关的频率,依据电容在电路板上表现出来的电抗而选择适当的容值。当电容变成电感性的时候,其RF去耦合效果会降低。
下表列出了当脚长为0.25寸之电容器之谐振频率。SMT电容器之谐振频率一般说来会更高(10倍),主要因为其包装小,脚长度短,电感低。


在设计使用去耦合电容时一个最重要的问题是其管脚引线所产生的电感,SMT电容的高频表现较一般电容要好,但往往会因为接点的电感而抵销这种益处。


当电容适当的放置在PCB上时可达到去耦合的效果,随机放置或者过度使用是不正确的,在某些时候,需要并联两个电容以达到较宽的RF压制频带,其电容值应相差100倍。

多层板的好处是电源及接地平面彼此相邻,它们之间的实体关系形成了一个大的去耦合电容,它对低速设计很有用,从而省去了电器中的高性能谐振去耦电容,但仍然需要大型电容(0.1UF)以保持电势差。

三、电容数值的选择
大型电容(Bulk)
1.假设所有的gate同时切换,板子所需求的总电流为⊿I。将逻辑crossover之电源涌浪效应也计入的话。
Xmax = ⊿V / ⊿I
2.为逻辑元件的最大电源噪音留一些安全的margins. 
3.决定可容忍的最大共同路径阻抗,依下式:
4.如果有完整平面,X max 要依据power及ground之间的连接。 
5.Fpsw = X max /(2π Lpsw)
上式 Fpsw 为PSW的频率, Lpsw为电源供应器至机板的电感。
6.Cbypass=1/(2π Fpsw X max)

范例


在计算电容值时最难的部份是如何得知电容器接脚之电感,此电感即为等效串联电感(equivalent series inductance ESL),若不知道ESL,可以用阻抗计(impedance meter)或是纲络分析仪(network analyzer)来测量。

四、并联电容器
多重去耦合电容并联在高频对EMI最多有6dB的改善。其改善有限,主要是因为电容管脚的电感作用。

在大容质电容器之谐振频率点以上其阻抗随频率增加而增加(电感性),而小容质电容器仍为电容性。在一睦频率范围,小容质电容之阻抗降低值会大于大容质电容之阻抗增加而居于主导地位,因此可达到比单一电容器所能达到的纲络阻抗值较小之值。

在大电容之谐振频率f1及小电容之谐振频率f2之间,大电容之阻抗是电感性的而小电容之阻抗仍为电容性。在此频率范围内存在着一并联谐振LC电路,因此可预期会有一无限大阻抗。在此谐振点附近,并联组合的阻抗实际上会大于单一电容的阻抗。
要移除所有信号脚同时切换产生的RF电流,通常是使用两个电容并联(0.1uF及0.001uF)紧邻在每一电源脚旁边,电容值必须相差100倍。我们要关心的是电容并联之谐振状况。



五、电源及接地平面电容
电源及接地平面间之电容效应,其电感很小,且并无等效串联电阻,使用此电源平面当作去耦合电容一般可有效至较高频率范围以降低RF能量。






因为用电源及接地平面之去耦合电容效果不错,当使用标准TTL或人或逻辑族时,可不用再加去耦合电容。这种良效只在电源及接地平面间距小于0.01寸(高速时为0.005寸)才可产生,但如果附加的去耦合电容没有适当的选定,电源平面在该附加之去耦合电容之谐振频率点之前会呈电感性,因这一谐振频率之差异会产生一耦极(pole),所以在PCB板上的RF压制会失去效用,应另外再加屏东来抑制噪声。

六、电容器之接脚长度电感
电容的管脚会产生电感,Via会增加其电感,当信号trace及接脚之电感结合后,造成元件之接地与接地平面间之阻抗不匹配,产生电势差,因此造成RF场强,使EMI变差,因此,必须要外加去耦合电容以降低接脚长度,包括Via用跳线长度。
介电质也会影响电容的谐振频率,介电质之特性越稳定,电容才会有较好的表现。ESL,ESR,也需尽量降低。

七、零件放置Placement
1.电源平面
2.电容
3.大型电容

电源平面
多层板包住一或多对电源及地平面,电源平面就一低电感之电容而抑制来自于元件及trace之RF电流,多点接地可以降低机板与地平面的电势差,从而降低由电势差引起的common-mode RF地强,映像平面层可以移除PCB上之common-mode RF电流,所有之信号布线层必须要相邻于一映像平面。

电容


由上图可证明EMI是环路几何面积及频率的函数,因此需要最小的环路面积。可以由放置一去耦合电容邻近于IC之电源脚做为电流储蓄达成一小区域环路,此去耦合电路阻抗一定要小于其他电源分配电路之阻抗,此一低阻抗可确保在trace及电路中的高频成份几乎可完全留在此封闭环路之中, 结果即可实现低的EMI辐射。



当使用去耦合电容时重要的是减短管脚的长度并且尽量靠近元件旁边。

大型电容
大型电容提供当在最大负载下所有data,address以及control信号同时切换时,所需要的dc电流及电压。在EMI控制上,大型电容并不占很大的份量。
对于每两个VLSI或LSI元件,以及下列位置,要放置一个大型电容:
1.电源供应器进入PCB之电源输入连接器之位置。
2.附属卡周边次级电路之I/O连接器的电源端。
3.电源消耗大之电路或元件旁。
4.距电源输入连接器最远的位置。
5.与dc输入端远离之高密度元件区。
6.Clock电路旁边

当使用大型电容时,选择电容之额定电压两倍之额定电压两倍于该电源信号以避免因电压突波造成电容破坏。下表列出了一些常用之逻辑族所需要的电容器数目。

(责任编辑:admin)

顶一下
(0)
0%
踩一下
(0)
0%
发表评论
请自觉遵守互联网相关的政策法规,严禁发布色情、暴力、反动的言论。